免费论文网
毕业论文98463324职称论文8338728网站已运行1096

基带信号论文 基于FPGA的HDB3码编译码器的设计

导读:该文是关于基带信号论文范文,为你的论文写作提供相关论文资料参考。

摘 要:在实际的数字基带通信系统中,为使信息在基带信道中顺利传输,必须选择合适的基带信号.HDB3基带信号是常选信号之一.针对数字基带传输系统中HDB3信号的特点,采用基于FPGA的VHDL语言,在Quartus II的环境中,实现HDB3数字基带信号的编码、译码器.本文主要分析NRZ(单极性不归零码)码与HDB,码(三阶高密度双极性码)之间的转换原理.并介绍用FPGA(现场可编程阵列)完成编译码器的设计思路.

关健词:基带传输:单极性不归零码;三阶高密度双极性码,现场可编程阵列

中图分类号:TN91

文献标识码:A

文章编号:1673-1131(2010)05-024-03

一、引言

随着计算机网络通信的发展,数字基带传输有着迅速发展的趋势.为了满足基带传输的要求.单极性脉冲序列必须经过适当的基带编码,以保证传输码型中无直流分量.有一定的自检能力和适应不同信源的统计特性的能力.HDB3码是具有易获取定时信息,无直流成分和只有很小的低频成分、以及具有内在纠错能力的信号,因而被广泛应用于数字基带传输系统.

可编程器件及其技术自20世纪90年代以来得到了迅猛发展,它促进了逻辑设计的概念和方法以及数字电路实现手段的转换.本文提供了一种以FPGA可编程芯片为硬件平台,通过VHDL语言在Quartus II软件平台上编程,实现HDB3编译码器的设计方案.

二、数字基带传输系统的基本结构

数字基带传输系统的基本结构如下图2一l所示,它主要由编码器、信道发送滤波器、信道、接收滤波器、抽样判决器和译码器组成.此外,为了保证系统可靠有序地工作,还应有同步系统.显然由于信道频率特性的不理想,波形会发生失真并叠加噪声.信号在经过各个模块后是否能被较好的接收和处理,以及系统的抗干扰能力是本系统成功的关键.

三、基于FPGA的HDB3编译码器

本系统的设计是以数字基带传输系统的基本结构为模型,通过EDA技术来具体实现HDB3码编译码器的设计.系统通过硬件编程将编码和译码模块集成到了一片FPGA芯片上,大大简化了电路的设计.由于FPGA无法输出双极性码,所以需要设计具体的外部硬件电路来实现码元的极性转换.波形变换器和均衡器的设计主要是为了使信号能更好的发送和接收,针对不同的信道,波形变换器和均衡器的设计也有所不同.系统设计的总体框图如图3一l所示.

3..1 HDB3编码实现

HDB3编码由四个功能部分组成(如图3—2).分别是4连“0”串检测(hdb3a)模块,传号B添加(hdb3b)模块,正负极性编码(hdb3C)模块和极性归零转换电路.

4连“0“检测模块主要是为了消除数据信息流中存在的较长的连”0”串,当连续出现4个“0“字符时,就需要对信息流进行加V码操作,以降低译码时位定时信息提取的难度.

传号B添加模块主要是为了消除信号在信道中传输时带有的直流分量,使得信息能更好的在信道中传输.

正负极性编码模块,完成将+V. -V. +1. -1. +B. -B和0码转换成正负和零三种状态的码.

极性归零转换模块,将码型由不归零型转换为归零型码.

3..2 HDB3译码实现

HDB3的译码过程(图3-3)比较简单.HDB3译码模块通过从输入信息流中提取位同步时钟,采用与编码过程相反的流程对信息流进行译码.根据编码规则,破坏点V脉冲与前一个脉冲同极性,因而可从所接收的信码中找到V码,然后,.根据加取代节的原则.V码与前面的三位代码必然是取代码,在译码时,需要全部复原为四连0,只要找到V码,不管V码前面是两个”0”码,还是3个“O”码,一律把取代节清零.完成了扣V扣B功能,进而得到原二元信码序列.

基带:4s IOS6.0解锁卡贴 5.11解锁 基带3.0.04 完美重启 自动信号 iphone5 官解 卡贴解锁

译码器中最关键的问题就是位同步信号提取模块(图3-4)的设计.在数字通信中,通常直接从接收到的数字信号中提取位同步信号.提取同步信号的方式大致可以分为滤波法和锁相法,在这采用基于锁相环的位同步的提取方法来提取HDB3码中的位同步信号.

该位同步信号提取模块主要由鉴相器,分频器、控制计数器和相位调整选择模块组成.

(1)鉴相器.鉴相器的作用是鉴别出码流和本地时钟的相位超前滞后关系,码流超前本地时钟q输出为’0’,滞后q输出为‘l’.

(2)分频器实现系统时钟10分频,分频器主要是为了得到位同步信号的时钟频率,outclk输出为系统时钟10分频.

(3)控制计数器.控制计数器采用双向计数器,鉴相器输出q作为控制计数器的计数方向输入,q为l则向上计数,q为0则向下计数.控制计数器的输出端为四位并行线(最多可进行16级相位调整),用来控制相位调整选择模块的选择端.

(4)相位调整选择模块.相位选择调整模块由移位寄存器和多路选择器共同实现.相位调整功能可以用延时方式实现,在FPGA中要产生延时.信号必须要经过一定的物理资源,在这里采用由10个D触发器组成的移位寄存器来实现10路相移信号的输出.

相位选择功能由多选一多路选择器实现,对应移位寄存器输出的10路相移信号,在这里选用10选l多路选择器.

3..3波形仿真

设定输入的信息序列为:100001000011000011,则仿真波形如下:

(1) HDB3编码波形仿真如图3—5所示.

图3-5中datain为输入的二进制信息序列.douta为序列经过4连”O”串检测模块后生成的二位编码;doutb为经过传号B添加模块后生成的二位编码;dout信号就是经过极性编码和归零之后,最后得到的HDB3编码.从仿真波形可以看出HDB,一步一步的变换过程;编码正确,但编码输出存在一定的延时.

(2)位同步信号提取仿真波形如图3-6所示.

图3-6所示.clk out为位信号提取的同步时钟,经过几个时钟周期后,同步时钟的输出在第5个和第6个时钟相位之间,保持稳定.

(3) HDBi译码仿真波形如图3-7所示.

图3-7 HDB3译码波形仿真图

图3-7中信号datain为经过双单极性变换后的HDB3编码.图中可以看出,经过译码模块后,原始的二进制信息序列被还原出来了.

四、结束语

针对数字基带传输系统中HDB3信号的特点,采用基于FPGA的VHDL语言,仿真实现了HDB3码的编码器和译码器.实践表明,运用FPGA来实现HDB3码的编译码比采用专用集成电路不仅给调试带来了方便,而且可以把该电路和它的解码电路及其它电路集成在同一块FPGA芯片中,减少了外接元件,提高了集成度,而且有很大的编程灵活性.基于FPGA的HDB3码的设计实用,方便、简单易行.信号在整个传输过程中的抗干扰措施仍是影响信号传输的关键因素,即信号的传输瓶颈是需要进一步克服的,要解决这一问题,还需要相关研究人员的不懈努力.

参考文献

[1]樊昌信,张甫诩,徐炳祥,通信原理[M]北京:北京国防工业出版社,2002.46-50.

[2]张秀平.FPGA在数字基带信号远程传输中的应用[J].微计算机信息,2007,23 (9-2):206-208.

[3]周灼荣,聂涛,靳小超等.基于FPGA的基带码发生器设计[J].现代电子技术,2006. (11):53-55.

[4]许雄,姜宝钧,邓兴成.HDB3编码器中的双极性实现[J],实验科学与技术,2006,(12):41-42.

[5]King M S,Chung J G.Look2up table basedpulse2shaping filteF[J].Electronics Letters,2002,36(17):1505~1507.

作者简介

颜涔(1986-),女,湖北武汉人,桂林理工大学研究生,主要研究方向为智能传感器与检测技术;

肖洪祥(1965-),男,湖北武汉人,副教授,主要研究方向智能测控技术.

基带信号范文

1、容易写的桥梁桩基论文题目 桥梁桩基论文题目怎么取

2、比较好写的护理带教论文选题 护理带教论文题目如何定

3、铁道信号专业类论文选题 铁道信号专业论文题目怎么定

4、铁路信号专业论文题目推荐 铁路信号专业论文题目选什么比较好

5、热门带目录论文题目 带目录论文标题如何定

6、铁路信号技师论文题目集 铁路信号技师论文题目选什么比较好

基带参考文献总结:

关于对不知道怎么写基带信号论文范文课题研究的大学硕士、相关本科毕业论文基带信号论文开题报告范文和文献综述及职称论文的作为参考文献资料下载。